2026年10月18日至20日，第六届RISC-V中国峰会在深圳会展中心（福田）举行。超睿科技（UltraRISC）以“超级核，睿算芯”为主题，携UR系列高性能RISC-V处理器核及基于UR-DP1000 CPU的多场景系统级方案，亮相峰会核心展区的B02展位。

超睿科技围绕高性能处理器核研发、AI边缘算力、多节点集群和虚拟化应用进行展示，全面立体地呈现公司从处理器核IP到多核CPU芯片及多场景AI解决方案的产品布局，同时带来由RISC-V生态伙伴开发的联合解决方案。 

峰会同期，超睿科技执行总裁兼CTO蒋江博士将在数据中心与高性能计算分论坛发表题为《超睿UR系列高性能RISC-V处理器核》的技术演讲，介绍UR系列高性能处理器核的产品演进与最新的UR-CP400架构进展。

聚焦高性能处理器核IP，高效赋能多领域应用 

超睿科技⾃主研发的64位RISC-V处理器核，采⽤可配置乱序超标量微架构，提供处理器核AI原⽣(Al-native)处理能⼒，性能及能效⽐处于国内、国际先进⽔平。可根据⽤户应⽤场景需求，提供⾯向领域的全栈指令定制服务，⾼效赋能各垂直领域及⾏业应⽤｡ 

本次峰会的亮点之一，是超睿科技带来的UR系列高性能RISC-V处理器核UR-CP400。UR-CP400符合RVA23规范，支持RVV1.0，采用乱序8发射设计与14级流水线。在FPGA仿真配置下，UR-CP400的SPECint_base2006指标超过22/GHz。 

为了极致响应市场需求，超睿科技对UR高性能系列处理器核进行了全面的技术升级，UR-CP400支持面向多层云环境的虚拟化增强、全面支撑服务器CPU平台构建、为Agentic AI进行了针对性的硬件设计优化。超睿科技在展位现场带来了UR-CP400 FPGA原型系统演示，让观众近距离地了解处理器核的原型验证进展。 

UR-CP400处理器核IP计划于2027年第一季度交付。

UR-CP400 FPGA原型系统

基于多核CPU芯片UR-DP1000，展示AI边缘与多节点集群系统方案 

UR-DP1000是超睿科技推出的第一代高性能桌面级通用多核CPU芯片。采用64位RISC-V开放指令集架构(ISA)，集成了8个自研高性能UR-CP100处理器核，性能及功耗处于同类桌面产品领先水平。本次峰会，超睿科技全面展示了基于UR-DP1000的多领域系统解决方案。

在AI边缘计算方向，超睿展示基于UR-DP1000 CPU的全国产AI边缘算力一体机，并采用水冷静音方案。该展品从CPU平台与整机系统结合的角度，呈现面向边缘侧AI计算的硬件集成思路。 

在服务器方向，超睿展示基于UR-DP1000 CPU的多节点集群，现场展示配置为64核，并支持更大规模扩展。该方案集中呈现多芯片CPU系统的集成与扩展路径，为高性能RISC-V计算平台的构建提供系统层面的展示。 

在虚拟化方向，展区展示基于UR-DP1000 CPU的双机统一虚拟机（“多虚一”）方案，呈现跨两台主机的资源协同与虚拟化集成思路，为RISC-V CPU服务器的虚拟化应用提供演示案例。

UR-DP1000展品 

核IP+CPU芯片+软件工具链+生态，定义智算未来

“高性能处理器核是构建高性能计算平台的基础，但技术价值最终需要通过系统产品和实际应用体现出来。我们持续推进高性能RISC-V处理器核的研发，同时围绕CPU芯片、系统软件和生态协作开展产品布局，希望与产业伙伴共同探索RISC-V在通用服务器、AI边缘、AI服务器以及AI超节点等更多场景中的应用潜力。”超睿科技执行总裁兼CTO蒋江博士表示。 

超睿科技专注研发高性能RISC-V处理器核IP与多核CPU芯片，是国内少有的同时提供处理器核IP授权和CPU芯片产品的公司。在软件工具链方面，超睿科技也一直在打造更高效、更友好的生态开发体验。此次参展，超睿科技联合上海交通大学、厦门铠沙等生态伙伴，展示基于UR-DP1000的主机方案，进一步呈现处理器芯片与平台硬件协同适配的路径。 

围绕处理器、整机、软件工具链及生态合作等环节的持续协同，是推动RISC-V技术进入更多应用场景的重要基础。借助峰会的契机，超睿与产业客户及生态伙伴进一步探讨高性能RISC-V处理器及系统应用需求，共同探索开放指令集架构在更多计算场景中的应用可能。

【关于RISC-V中国峰会】

RISC-V Summit China2026于2026年10月18日至20日在深圳会展中心（福田）隆重举行。作为全球开源硬件与RISC-V生态的重要年度盛会，本届峰会将汇聚顶尖科学家、核心架构师、行业领军企业决策者、技术开发者及生态合作伙伴，预计吸引3600+线下专业观众、450+参展商及研究机构参与，并覆盖800,000+线上行业人群。